提高微计算机化时序机操作速度的探讨

第期月电子学报沁年提高微计算机化时序机操作‘一速度的探讨江明德卜型时序机在计算下一内部状态和输出状态方面具有并行性和时”“参〔要〕本文利用提“”序机可转化为多个内动机这两个基本概念提出了一个提高微计算机化时序机操作速度的方,?。。案由此馒出的总体结构是一双微处理机系统它的操作速度比单微计算机方案提高倍,。文中以系列组成的这种时序机为例说明了上述两基本概念的具体体现,、一目幼青在计算与控制技术上所起的和将起的巨大影响微处理器以后简称为已广,。、为人们所传诵以随机逻辑形式实现的时序机时序线路时序网络在一定条件下有可“”〔’〕,能被微计算机化时序机所代替但伴随而来的缺点主要是当前可供利用的,。的固有速度比采用随机逻辑者要低得多。本文探讨利用现有来提高微计算机化时序机操作速度的可能性文中假设给定型和不可分解的。。由于它在计算下一内部状态和输出状态方面具有本文探讨利用现有来提高微计算机化时序机操作速度的可能性的时序机为型和不可分解的。反。并行性并且可以转化为多个内动机从而提出了提高微计算机化时序机操作速度的方案,,。由此得出的总体结构是一种双微处理机系统它的操作速度可比单微计算机提高。倍文中以系列组成的这种时序机为例给出了如何具体实现上述两,。基本概念的简要说明、二基本思想〔幻设有型时序机滩二飞中,为输入符号集,扩其中为,,,,、输出符号集函数为状态集飞任中,特称它为初始状态月入,分别为转移函数和输出,,冷中月月“,,邑乙,,式中…称为当前瞬间夕,,,,扩任称为当前瞬间的输入符号丫任,,十‘甲任。的状态犷任,,为下一瞬间的状态为当前瞬间的输出符号。本文于年月收到”不可分解斌一假设不是必要的二来实现。本文于年月收到不可分解二来实现。〔〕,因为如能分解成子机器则这些子机器中的每一个也可用本文的,第期月电子学报沁年提高微计算机化时序机操作‘一速度的探讨江明德卜型时序机在计算下一内部状态和输出状态方面具有并行性和时”“参〔要〕本文利用提“”序机可转化为多个内动机这两个基本概念提出了一个提高微计算机化时序机操作速度的方,?。。案由此馒出的总体结构是一双微处理机系统它的操作速度比单微计算机方案提高倍,。文中以系列组成的这种时序机为例说明了上述两基本概念的具体体现,、一目幼青在计算与控制技术上所起的和将起的巨大影响微处理器以后简称为已广,。、为人们所传诵以随机逻辑形式实现的时序机时序线路时序网络在一定条件下有可“”〔’〕,能被微计算机化时序机所代替但伴随而来的缺点主要是当前可供利用的,。的固有速度比采用随机逻辑者要低得多。本文探讨利用现有来提高微计算机化时序机操作速度的可能性文中假设给定型和不可分解的。。由于它在计算下一内部状态和输出状态方面具有本文探讨利用现有来提高微计算机化时序机操作速度的可能性的时序机为型和不可分解的。反。并行性并且可以转化为多个内动机从而提出了提高微计算机化时序机操作速度的方案,,。由此得出的总体结构是一种双微处理机系统它的操作速度可比单微计算机提高。倍文中以系列组成的这种时序机为例给出了如何具体实现上述两,。基本概念的简要说明、二基本思想〔幻设有型时序机滩二飞中,为输入符号集,扩其中为,,,,、输出符号集函数为状态集飞任中,特称它为初始状态月入,分别为转移函数和输出,,冷中月月“,,邑乙,,式中…称为当前瞬间夕,,,,扩任称为当前瞬间的输入符号丫任,,十‘甲任。的状态犷任,,为下一瞬间的状态为当前瞬间的输出符号。本文于年月收到”不可分解斌一假设不是必要的二来实现。本文于年月收到不可分解二来实现。〔〕,因为如能分解成子机器则这些子机器中的每一个也可用本文的,第期提高微计算机化时序机操作速度的探讨?二气操卜】、潺去里雏誓胃韶旧尹口逻邻」乙状别嗽蕊拼霭担只。田鼠芝吸之名叹堪仪侣国留拼二之仪专器心刃乙雏只哄之辐器嘟怨镇火侧哭染岁窿人林蕊哪巴朔洲续粥翼类里釜染潺晋公染乏州霭洲哭蕃口口困昆旧乙鸽只喂拓器嘟岔迪口只染邑丫醚滚拓蕊拼。翅口火。只‘盒哥帅侧写裁声匕七硬‘那囚暇宝哥汽酬岑粼一葬乞电于学报年、。程序时序机的内态转移表和输出表都存放在存贮器里‘〔’由于并行软件驱动函数的程序比串行驱动函数的程序只多了几条指令因此,。这一所能实现的时序机范围与文献〔〕考虑的一样,所列出了并行软件驱动函数的标准程序,其中程序为一所执行,表程序为。一“’为基准来估算操作速度的提高所执行为了便于以标准的表中的程,程序“”‘〔’编写的表。序是用标准指令并行软件驱动函数的标准程序标号语句注解标号语句注解户入“”邮箱的内容加到累加器含输出表的基为一换算过的输入变元含内态转移表取,,,,,,“的基地址含当前内态地址且输出表的地址,,,,皿内态转移表的地址作内态转移将内态存入存贮地址重复程序生成当前输出无操作使与程序,同步重复程序,、、一、一注为累加器,为的工作寄存器,为的工作寄存器,为邮箱的存贮地。址内含内态,所实现的时序机的响应时间’、,表示的工作寄存器与工作寄存器之间的操作所需的指令周期垦式中矛表示,,,。访问存贮器的那种操作所需的指令周期“现已知计算串行软件驱动函数的微计算,,‘〔,。考机的响应时间为可见的响应时间几比后者缩短了肠操作速度则提,,‘。高了肠、四进一步提高操作速度的时序机总体结构、。同时利用提高速度的第一第二因素的时序机总体结构如图所示图中外围接口适配器仅角于输出两个不接收外来输入数据输入信号为…为在适当,,时刻被来自外围接口适配器的一路输出所选通,随机逻辑确定当前的内动机的内态转移表和输出表位于哪一个只读存贮器内两个函数的程序,并计算当前内动机的内态转移和输出执行存放于读写存贮器内的并行软件驱动一。争”所需只读存贮器个数的计算是设为只读存贮器的容量为时序机内态个数,,,。‘为输入变元个数于是内动机共有个一个内动机的内态转移表和输出表所占存贮,,’空间为一个只读存贮器所能容纳的内动机表内态转移表和输出表一起的个数,,“一‘一’‘‘。卜“或与之相当的内动机个数为耐所以可得一‘一““,二,。这里存贮空间和只读存贮器的容量所用单位均为字节第期提高微计算机化时序机操作速度的探讨一读写存贮器输出右心只读存贮器器日厂厂朴只读存贮器普只读存贮器答?只读存贮器】】卜图时序机总体结构一个内态占一个存贮地址字节即内态的长度不大于,,”弓个输出变元的个数”也不大于。在超过这些限制的在上面计算中假定了或时序机内态个数不大于母。场合需要考虑用双倍字长来存贮内态或输出状态但在实际应用中不是所有可能的输,,‘即内动机的个数可能小于‘入状态输入变元值组都会在正常状况下出现个设少了,。值可以比式,个因而所确定的小,。与用来选通输入的控制信号的产生方法有关比如说在下一节中示于图的,,在用于图的驱动函数程序的执行速度,它可以有如下三种方案利用外围接口适配器的一条输出线“”表的程序中添加一条指令使在该输出线上输出随后在程序中添加一条,“”。。相应指令使在该输出线上输出将该输出线用作选通线,“”用一条在外围接口适配器所特有的特定地址区域内取值的地址线中未予利用的作为选通线。,与之相应,表中外围接口适配器行与虽然这一方案无需在驱动函数程序里添加相应的指令烈的那一格比如说,冷图义成,但是应将,刁要求定’。精心地把整个程序包括启动和置初始条件部分在内编写成机器语言也可以用几条特。定的地址线在随机逻辑中需相应地考虑为此设置一个门,这时,‘。设计外围接口适配器的一条输出线使得在程序执行离开启动和置初始条件段之后,。这个输入状态只在输入数据有差错的情况下才有可能出现如何处理这种差错是待进一步探讨的问题不,,。在本文论述电子学报年“”。开始它被置将该输出线与前述这条或几条特定的地址线必要时经过非门,。通过与门合取起来得到的输出作为选通线这一方案无需在驱动函数程序里添加相应的,。也不必精心设计机器语言编列出了图总体结构所需的并行软件驱动函数程序它采用了,指令,表的指令系、一一统置初始条件的程序段将在下节编写出来已将的变址寄存器置于,’、“”。各各相应的内态转移表输出表的基地址。内这里我们已把驱动函数程序化到最简。各只留下两条指令程序中的指为查找输出表所必需程单的了令不论程序,除去必要的指令或为查找内态转移表所必需程序,之外,中的指令’而程序一一序中的指令为传递内态信息给所必需中的指令,剖。又为给出输出所必需由于图如果以文献〔〕的串行中才中所实现的时序机的响应时间为才,那么其响应时间缩短了程序执行时间为基准,?加呱中所实现的时序机的响应时间为才程序执行时间为基准才,肠,因此,。从而使其操作速度提高了如果把程序用于。的时序机因为这需,倍。要双倍字长的运算而在此情况下我们仍然使用表的驱动函数程序只要《因,。此相比之下,速度将不止提高倍,表并行软件驱动函数标号语句标号与变址寄存器的内容相加结果为有效地址取此地址,的内容放到累加器中址把累加器中的内容存入地重复程序含有当前内态累加,中的内容将为输出输出到重复程序,,器一势、五以示例系列〔“一”,本节在图总体结构的基础上,本文所论述的提高操作速度的原理乞连接成的时序机为例阐明,。设所欲实现的时序机有个内态个输入变元‘个输出变元,、内态变量的长度故内态转移表输出表的各登入项都只需用一个,位。的字‘。图示出了该种时序机的方框图它用了个个只读存贮器,个外围接口适配器个读写存贮器,,、、。主要的随机逻辑由一个。位水的寄存器充当,它的时钟端接以如果考虑启动后两个。的同步问题可能还需要一些随机逻辑,。时序机有关主要部件的地址列于表存贮在读写存贮器中的并行软件驱动函数的程。序编列如表置初始条件的程序段和也是并行地由两个来协同执行“。在下节中将看到这个基”地址不是绝对地址只相对于只读存贮器的页面,,。文献〔〕的中第期提高微计算机化时序机操作速度的探讨叫以档神自非匆匆仲止口山匆闰勺灿以摧仲创策浙镇淤象”渝田华口卿圈鹅、蓄公君引邑番闰冬。孪卿霉坦叫铆竺又司闰闷匆以邢炸翻闰绛卿洲叫闷闷闷‘?鹅件汪叫以照件公维。卿叫论之匕及一荟出山月卜髦己」”馨义擞盆」口口广门「芍电子学报时序机各部件的地址年表地址一件读写存贮器只读存贮器只读存贮器只读存贮器只读存贮器外围接口适配器翔为幻、、从劣注为随意为可变地址输入变元接于只读存贮器的输入只读存贮器实际上与,,,,、。无关而由输入变元翔进行片选,表由系列构成的时序机的程序程序程序标号语句注解标号语句注解在地址配置置位也作为输出用,非置位作为输出用控制置位东相对于内动机所占页面“”的输出表的基地址‘‘。一“”存贮于将基地址存放于一置时序机的起始状态的变址寄存器落于,使与程序同步‘使的输出控制丑位认,存贮于选通,第一次多给出输出被选通同时输入也,。一一的它们被启动后使存入的程序计数器使存入的程序计,,一。数器程序段和所需的周期数相等同样程序段,和所需的。。周期数也相等个周期所以时序机的响应时间为个周期,。一个相当于个内动机如一个个页面可存入一个内动机的内态转移表和输出表输出数据在外围接口适配器的边给出而,分为个页面每一页面边只利用它的一条数据线字则每,来选通才。。随机逻辑单元、六结语用型时序机具有内在并行性和可转化成多个内动机这二个基本思想来提高一飞霭机化时序机的操作速度,是可行和有效的。配以少量简单的随机逻辑的,可。使所实现的时序机的操作速度提高倍以上并可取得相当数量的内态个数这一方案,,第期提高微计算机化时序机操作速度的探讨所需的部件个数与文献〔〕述的串行方案相比所基本上只多了一个和一个寄存器,。或译码器以系列连接成的时序机可充分利用冗余的地址线若与随机逻辑配,,。合起来将更为有利在输入变元个数更多的场合可考虑主要的随机逻辑部分采用译,,。码器参考文献?,,,,,一〔〕?众刀、,。,、班’’月,,,,〔〕??几。”一中,,,,,,一〔〕一一,,,,一,,,一〔〕,,夕匕二一夕,才八下,雷子科学,卷一号〔〕〔〕仁木秀司最新才夕口习第第年第一页。,,,,,,。夕扩二一夕产,才夕口口〔〕仁木〔〕秀司捻集编胃子科学,第卷第号年第页,,,,,,乏,,,马,一〕,士,。了母卜已‘,丹王,士犷,飞?一五,,,一一口冷

文章来源：《微计算机信息》 网址: http://www.wjsjxx.cn/qikandaodu/2021/0308/435.html